SURFACE ROUGHING PROCESS

Patent Number:

JP1119049

Publication date:

1989-05-11

Inventor(s):

MORIMOTO TADAO; others: 03

Applicant(s):

HITACHI LTD; others: 01

Requested Patent:

☐ JP1119049

Application Number: JP19870275620 19871102

Priority Number(s):

IPC Classification:

H01L27/04; H01L21/312; H01L21/316; H01L27/10

EC Classification:

Equivalents:

JP2602512B2

Abstract

PURPOSE:To allow fine and deep recessed and projected portions to be formed on a substrate surface by arranging a coating on a substrate with application of two kinds of materials which are substantially insoluble each other, causing fine holes and grooves to be formed on a coated portion which remains after having selectively removed one of the materials, and by etching using this coating as a mask. CONSTITUTION: A polycrystalline Si 2 of 0.4mum thick is stacked on a substrate 1 by means of a CVD method. A mixture of a resist 3 and an application glass 4 being mixed at a ratio of 50Vol.% each is applied to a thickness of about 0.2mum on the polycrystalline Si 2 and is baked at 140 deg.C for 20 minutes in an electrothermal furnace. The resist and the application glass, not completely mixed, remain separated in fine islands of 0.1-0.2mum thick. When dipping it in an aqueous solution of hydrofluoric acid, only the application glass 4 is removed. The polycrystalline Si 2 is dry etched to a depth of 0.2mum with the resist 3 as a mask, the resist being removed by O2 plasma to form net-like fine grooves 5 of 0.1mum thick on the polycrystalline Si. As to the density and size of the recessed and projected portions of the polycrystalline Si, the resist island becomes sparse with increasing application glass. Fine islands can be densely formed with increased stirring time.

Data supplied from the esp@cenet database - I2

B 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 平1-119049

@Int_Cl_4

識別記号

庁内整理番号

母公開 平成1年(1989)5月11日

H 01 L 27/04 21/312

21/316

C-7514-5F

Z - 6708 - 5F

6708-5F※審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

粗面化方法

昭62-275620 创特 頣

❷出 阋 昭62(1987)11月2日

70発 明 者 森 本 忠 雄

東京都小平市上水本町1448番地 日立超エル・エス・ア

イ・エンジニアリング株式会社内

@発 眀 者 賀 大 弘

東京都小平市上水本町1448番地 日立超エル・エス・ア

株式会社日立製作所

日立超エル・エス・ア

東京都千代田区神田駿河台4丁目6番地 東京都小平市上水本町1448番地

イ・エンジニアリング株式会社内

イ・エンジニアリング 株式会社

砂代 理 人 升理士 中村 純之助

人

最終頁に続く

頤

頣

の出

の出

明納

1. 発明の名称 租団化方法

2. 特許請求の範囲

- 1.互に実質的に相信性のない少なくとも二種の 材料を基板上に進布し塗膜とする工程、一方の 材料を該塗膜から除去する工程及び他方の材料 をマスクとして上記基板を加工し、上記基板に 微細な凹凸を形成すことを特徴とする粗面化方 选.
- 2. 上記二種の材料の一方は有機のポリマーであ り、他方は焼成によってSIO。になる有機ケイ 寿高分子化合物である特許請求の範囲第1項記 載の租間化方法。
- 3.上記二種の材料の一方は固体の有機のポリマ ーの複粒子であり、他方は焼成によってSIO。 になる有機ケイ素高分子化合物である特許請求 の範囲第1項記載の租面化方法。
- 二種の材料の一方は固体の微粒子であり、

他方は珠娥粒子を実質的に溶解しない溶剤であ る特許請求の範囲第1項記載の租間化方法。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、基板の粗菌化方法に係り、特に半導 体装置、金属、ガラス板などの表面に微縮な凹凸 を形成するのに好適な租間化方法に関する。

(従来の技術)

基板の粗面化方法の一例として半導体 装置につ いて説明する。LSIの高集復化に伴い、滑子面 秋は年々編小されている。しかし、1ト ランジス タ、1キャパシタで構成されるダイナミックRA Mでは、情報遊費部であるキャパシタ面積の縮小 は、情報の記憶機能を摂なう結果になる。そこで、 面積を縮小してもキャパシタの容量を減少させな い工夫が提案されている。例えば特公昭61-23661 号には、キャパシタ電極に用いる多結晶 S1表面 の結晶粒界にそった機能な滞によって実効的な表 面積を増やし、容量を増大させたキャパシタ構造 が開示されている。また、彼加工材表面に凹凸を

形成する方法として、特開昭61-108176には、レジスト中にカーポンプラック粒子を混合し、露光、現像の後に残っているレジスト部分をマスクとし 被加工材をエッチングする方法が関示されている。 【発明が解決しようとする問題点】

上記の従来技術の前者の方法は、多結品SIの 結晶粒界を利用して微細溝を形成するため、滞を 深くすることについて配慮がされておらず、キャ パシタの容量の増大が望めないという問題があっ た。キャパシタの容量の増大には微観で深い滞を 高密度でSIの表面に形成す必要がある。また、 上記従来技術の後者の方法は、ホトリソグラフィ 技術を用いているため、光学的な解像度に襲界が あり、0・1 m レベルの凹凸の形成はできないとい う問題があった。

本発明の目的は、基板上に微細で深い凹凸を形成する方法を提供することにある。

[問題点を解決するための手段]

上記目的は、互に実質的に相称性のない少なく とも二種の材料を基板上に塗布し塗顔とする工程、

方が液体であればエマルジョン状態として行なう のがよい。

二種の材料は、選択的に放去される方が5~95 容量%の範囲で混合されることが好ましく、30~ 70容量%の範囲で混合されることがより好ましい。 この量は塗膜としたときの容量である。

一方の材料を図体のまま混合して透照とするときは、微粒子として混合することが好ましい。微粒子の大きさが、基板に形成する凹凸の大きさと関係するからである。微粒子の粒径は0.05~10μmの範囲であることがより好ましく、0.05~0.3μmの範囲であることがさらに好ましい。

これらの機粒子がほぼ一層になるような強敗を 形成すれば、微粒子の粒径と拡板に形成された凹 凸の径とはほぼ同じになる。

塩膜からの一方の材料の除去は、材料の蒸発速度の差、溶解性の差、分解性の差又は耐エッチング特性の差などを利用して行なうことができる。この材料の特性の差というのは、塩酸とした後に、

一方の材料を該強膜から除去する工程及び他方の材料をマスクとして上記基板を加工し、上記基板に換細な凹凸を形成することを特徴とする相面化方法により達成される。

二種の材料は、互に均一に混合することのない、 実質的に相談性のないものであればよい。また、 二種の材料を強膜としたとき、強膜から除去され る特性が異なるものがよい。この特性が異なって いれば強膜から一方のみを選択的に除去すること ができる。

一方の材料が強膜から除去されたとき、他方の材料は、基板上に強膜として残ることが必要である。この強膜は連続した強膜であっても、不速線的な強膜であってもよい。例えばポリスチレンピーズを他の材料と混合して強膜とし、他の材料を除去したのち加熱すればピーズは軟化して基板に被着する。このような不速度的な膜であっても本発明に用いることができる。

二種の材料を強額にするとき、両者 が放伏であればサスペンジョン状態として、一方 が固体、他

必要ならば加熱などの処理によって材料を変化さいたときは、そのときの材料の特性の差である。

二種の材料の組合せの例として、有機のポリマーと焼成によってSiO。になる有機ケイ素高分子化合物の例がある。有機のポリマーにはホトレジストを用いてもよい。また、固体の有機物、特に有機ケイ素高分子化合物の組合せる。と記有機ケイ素高分子化合物の組合せる。と記有機ののでは、Si、N。などの微粒子、と溶剤との組合せも用いられる。さらにまた、二種共有機のポリマーであっても一方が水溶性、値方が非水溶性などの場合、その特性の差を利用して本発明に用いることができる。これらは単に一例を挙げたのみであって、これ以外にも前述の条件を有する二種の材料の組合せは多数存在する。

(作用)

二種の材料を混合し、強酸とし、一方の材料を 選択的に除去すると、残った塗膜には 徴梱な孔や 溝が形成されている。この塗膜をマスクとしてエ ッチングすると基板表面には微細で深い凹凸が形 成される。

(実施例)

以下、実施例により本発明を詳細に説明する。 実施例 1

第1図に本発明の一実施例の工程を示す。基板 1上にCVD法により厚さ0.4mの多結晶 S12を 堆積する。この上にレジスト3と強布ガラス(焼 成によってS1O。となる有機ケイ表高分子化合物 の潜液、商品名SOG) 4を50容量 メずつの別合 で混合したものを約0.2mの厚さで塗布し、140で の電熱炉内で20分間ベーキングする。レジスト の電がラスは完全には混ざり合わず、第1因(を示すように、0.1~0.2mの横額な島状に分離している。これをフッ酸水溶液に設減すると強が ラス4だけが除去され、第1回(b)の平面であ ったなる。第1回(c)は第1回(b)の平面であ る。島状に残ったレジスト3をマスクにして、多 結晶 S12を課さ0.2mドライエッチングし、0。 プラズマによりレジストを除去すると、第1回

多結晶 S 1 表面の凹凸の密度及び大きさは、レ ジストと強布ガラスの混合比と提伴の任方によっ て変化する。 塩布ガラスが多い程、レジストの島 は疎となり、提件時間を受くすることにより微小 な鳥を高密度に形成できる。

本実施例では、フッ酸水溶液によって塗布ガラスを除去しているが、O。プラズマや現像液によリレジストのみを除去したものをマスクとしても同様の結果が得られる。

本実施例によれば、ホトリソグラフィ法では得られない0.1mレベルの凹凸が、レジストと強むガラスの混合比及びドライエッチ量を制御することによって形成できるという効果がある。

。 実施例 2

第2回に他の実施例を示す。第2回(a)に示すように多結品 S1上にポリスチレンの徴粒子 3′上 位布ガラス 4 を混合した強膜を0.2mの厚さに形成する。ポリスチレン微粒子は直径0.2mのものを用いた。140℃20分のベーキング後、有機物であるポリスチレン粒子をO。プラズマによって除去すると第2回(b)に示すように0.2m径の孔が強膜に形成される。第2回(c)は上刃から見た形状である。残った歯布ガラス 4 をマスクとして多結晶 S12 を実施例 1 と同じ条件で深さ0.3mドライエッチングし、歯布ガラスをフッ酸水溶液によって除去すると第2回(d)の形状の多結品 S1を得る。

本実施例では、ポリスチレン複粒子と同じ直径の微細孔 5 ごが、多結晶 Si上に形成される。また孔の密度はポリスチレン微粒子の混合量によって制御できる。

突施例 3

第3回にさらに他の実施例を示す。0.2m径の

ポリスチレン微粒子3、を分散したメタノールを多結品S12上に強布する。140℃の電熱炉中で20分間ペーキング行うと第3回(a)に示すようにポリスチレン微粒子3、は熱により変形し、多結品S1表面に密着する。これをマスクに多結品S1を0.3mの深さだけドライエッチングし、O。プラズマによりポリスチレンを除去すると第3回(b)に示す形状の多結品S1を得る。ポリスチレン微粒子の径に相当する多結品S1の円柱5、が形成されるのが本実施例の特徴である。

实放例 4

本発明をダイナミックRAMのキャパシタに適用した例を第4回によって説明する。Si基板1上に、SiOzから成る溝子分離領域6、ゲート酸化膜7、多結晶Siゲート電極8、ソース領域9、ドレイン領域10から成るMOSトランジスタを形成する。

次にソース領域を露出するように開孔を形成し、 CVD法により多結晶Si2を厚さ0.4m単積後、 多結晶Si中に拡散によりリンを導入し第4回

(a) に示す形状を得る。

次に実施例1で説明した方法で、多結晶 S1上にレジスト9を第4回(b)のように島状に残し、多結晶 S12を CCL、ガスでドライエッチして深さ0.3 mの機細牌5を形成する。多結晶 S12を 周知のリソグラフィ及びドライエッチングによりパターニングし第1のキャパシタ電極18を形成する。機細な凹凸をもつ多結晶 S12表面に、CVD法によって S1O。のキャパシタ機機関12を形成技、第2のキャパシタ電極13を多結晶 S1で形成する。最後に、S1O。膜14を全体に堆積し、ドレイン領域10上に開孔を設け、AL電極15を形成し第4回(c)に示すメモリセルが完成する。

本実施例では微小な凹凸を設けたことによって その側面分容量が増大し、同一平面積のキャパシ タに比べ約2倍の容量が得られた。これによって ダイナミックRAMの信頼性及び集積度の向上が 達成された。

夹放例5

次に、高い段差上の多結晶 Si表面に凹凸を形

4. 図面の簡単な説明

第1回は本発明の一実施例の工程を示す斯面図及び平面図、第2回は本発明の他の実施例の工程を示す斯面図及び平面図、第3回は本発明のさらに他の実施例の工程を示す斯面図、第4回は本発明のさらに他の実施例の工程を示す斯面図、第5回は本発明のさらに他の実施例の工程を示す斯面図である。

1 … 基板

2 …多精品Si

3…レジスト

3 ~…ポリスチレン検粒子

4… 娘布 ガラス

5 … 微細薄

5 ′ … 微細孔

5 " … 円柱

6 … 素子分離領域

7…ゲート酸化膜

8…ゲート電衝

9 …ソース領域

10…ドレイン領域

11 ··· S 10.

12… 絶綠頤

13…第2のキャパシタ電極

15…44電極

16…段差

17…レジスト

成する場合を第5回によって説明する。第5回 (a)に示すように、基板に高い段整16があると 段の上と下では強布膜厚が異なるため凹凸の密皮 にばらつきが生じる。そこで、第5回(b)に示すようにレジスト17を1.5mm強布して240で5分間 のベーキングをし表面を平坦化し、ついで実施例 1で説明した方法でレジスト3と強布ガラス4を 混合、塩布し、この場合は現像によってレジスト を除く。次に塩布ガラスをマスクとして、〇。ガ ス30cc/分、0.01 Torr、600 Wの条件でスパッタ エッチを行うと、第5回(c)に示す形状を得る。 このレジスト17をマスクとして、多結晶S12を ドライエッチすると、第5回(d)に示すように 段差に影響されず均一な凹凸が形成される。

本実施例では、一旦レジストによっ て段差を平 塩化するため、段差によらない凹凸形成ができる という効果がある。


(発明の効果)


本発明によれば、佐板に機和で所望の戻さの凹 凸が得られるという効果がある。


18…第1のキャパシタ常振

代理人弁理士 中 村 莉 之 助

第1図











2--カイモ品Sよ 3--レンスト 4--・堂 ホガラス 5--・松、伯 漢


第 3 図







1---基板 2---か結晶Si 3---ポリスモン牧科子 5---円柱

第 2 図










|---基板 |---多格長SJ ||3---ポリスチレン松札子 ||4---||建添かラス ||5---||数||旧孔


第4节段







1--- Sン基板 2--- か終品S 3--- L ジスト 5--- 抄川川 9--- ソース研研 18--- 第1のキャパンアを投



第1頁の続き ⑤Int _. Cl _. 1 H 01 L 27/10				識別記号 3 2 5			庁内整理番号 C-8624-5F	
0発	朗	者	久	礼	得	男	東京都国分寺市東恋ケ窪1丁目280番地 作所中央研究所内	株式会社日立製
	明	者	峰	•	利	之	東京都国分寺市東恋ケ窪1丁目280番地 作所中央研究所内	株式会社日立製